A.FPGA作為協(xié)處理器,在數(shù)據(jù)中心可以完成計(jì)算密集型和通信密集型任務(wù),以減輕CPU的壓力
B.FPGA可以靈活的對(duì)數(shù)字計(jì)算進(jìn)行并行化、流水線等優(yōu)化
C.FPGA在圖像處理方面相較于CPU更加靈活,但功耗更高
D.FPGA可以進(jìn)行ASIC驗(yàn)證
您可能感興趣的試卷
你可能感興趣的試題
A.可編程IO
B.布線資源
C.可編程邏輯塊(CLB)
D.邏輯宏單元
A.10MHZ
B.150MHZ
C.100MHZ
D.50MHZ
A.150MHZ
B.100MHZ
C.50MHZ
D.10MHZ
A.可編程邏輯資源
B.片上存儲(chǔ)器
C.UART等外設(shè)接口
D.處理器
A.濾波器階數(shù)
B.輸入信號(hào)的頻率
C.輸入信號(hào)的幅度
D.濾波器類型
最新試題
VHDL中的選擇(Case)語(yǔ)句用于根據(jù)輸入信號(hào)的值執(zhí)行不同的操作,類似于編程語(yǔ)言中的if語(yǔ)句。
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期?
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的階梯個(gè)數(shù)?
在Cadence/OrCAD PSpice中,用于表示電阻器的元件是()。
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時(shí),可以采取什么方式減小自激振蕩?
VHDL中的過(guò)程(Process)是用于描述數(shù)字電路的行為和邏輯的部分,類似于編程語(yǔ)言中的過(guò)程或函數(shù)。
請(qǐng)論述譯碼器(Decoder)的工作原理及應(yīng)用
Vivado中,設(shè)計(jì)電路的輸入可以使用以下哪種方式?()
請(qǐng)論述多路選擇器(Multiplexer)的工作原理及應(yīng)用。
如何權(quán)衡起振時(shí)間和波形幅度失真的矛盾?