A.乘法器
B.先行進(jìn)位鏈
C.指令緩沖器
D.條件碼寄存器
您可能感興趣的試卷
你可能感興趣的試題
A.線性陣列
B.超立方體
C.搏動(dòng)式陣列
A.不下降
B.下降
C.不能確定
A.近期最少使用算法
B.最優(yōu)替換算法
C.先進(jìn)先出算法
A.虛地址
B.實(shí)地址
C.變換地址
A.主存-輔存
B.Cache-主存
C.Cache-輔存
最新試題
盡管訪問(wèn)指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器在流水線中占據(jù)多個(gè)流水周期，但是這些訪問(wèn)存儲(chǔ)器的操作是全流水的，所以R4000流水線可以在每個(gè)時(shí)鐘周期啟動(dòng)一條新的指令。
在串行I/O無(wú)法滿足性能需求的情況，通過(guò)多個(gè)I/O通道并行訪問(wèn)多個(gè)磁盤的方法就成了很自然的想法，即并行I/O技術(shù)。
在Tomasulo算法中，只要指令隊(duì)列頭部的指令所要求的保留站有空閑的，該指令就可以流出。
計(jì)算機(jī)上程序執(zhí)行的時(shí)間越少速度就越快，性能就越好。
計(jì)算機(jī)系統(tǒng)為改善CPU與處理器之間的速度匹配問(wèn)題，在CPU和主存儲(chǔ)器之間加入一個(gè)高速、小容量的緩沖存儲(chǔ)器Cache，構(gòu)成Cache-主存儲(chǔ)器的存儲(chǔ)系統(tǒng)。
動(dòng)態(tài)分支預(yù)測(cè)技術(shù)要解決好以下問(wèn)題（）。
可以通過(guò)寄存器重命名來(lái)消除的沖突有（）。
有一個(gè)采用目錄協(xié)議的多處理機(jī)，由4個(gè)結(jié)點(diǎn)a、b、c、d構(gòu)成。若a、c、d分別讀訪問(wèn)了存儲(chǔ)塊11，則該塊的目錄項(xiàng)中的共享集為（）。
用戶程序是通過(guò)（）來(lái)調(diào)用通道的。
CPU訪問(wèn)存儲(chǔ)系統(tǒng)時(shí)，在最靠近CPU的存儲(chǔ)器中找到所需信息的概率稱為（）。