填空題所謂組合邏輯電路是指：在任何時刻，邏輯電路的輸出狀態(tài)只取決于電路各輸入信號的組合，而與電路的（）無關(guān)。

您可能感興趣的試卷

你可能感興趣的試題

1.單項選擇題下列操作步驟中，不屬于時序仿真的為（）

A.設(shè)置仿真時間區(qū)域
B.導(dǎo)入欲觀察的信號節(jié)點
C.編輯激勵信號
D.設(shè)置SignalTap II的參數(shù)

2.單項選擇題下列模塊中不輸入LPM宏單元的是（）

A.LPM_ROM
B.LPM_RAM
C.LPM_FIFO
D.FIR

3.單項選擇題下列操作步驟中，不屬于SignalTapII的為（）

A.調(diào)入待測信號
B.設(shè)置SignalTap II的參數(shù)
C.編譯下載
D.輸入SignalTap II的采樣數(shù)值

4.單項選擇題下列VHDL輸入方法中，QuartusII不支持的是（）

A.HDL文本輸入方式
B.原理圖輸入方式
C.狀態(tài)圖輸入方式
D.混合輸入方式