單項(xiàng)選擇題除了塊語句（BLOCK）之外，下列語句同樣也可以將結(jié)構(gòu)體的并行描述分成多個(gè)層次的是（）
A.元件例化語句（COMPONENT）
B.生成語句（GENERATE）
C.報(bào)告語句（REPORT）
D.空操作語句（NULL）
您可能感興趣的試卷
最新試題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期？
題型：問答題
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的（）。
題型：單項(xiàng)選擇題
PSpice中的仿真類型可以包括（）。
題型：單項(xiàng)選擇題
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時(shí)，可以采取什么方式減小自激振蕩？
題型：問答題
VHDL中的過程（Process）是用于描述數(shù)字電路的行為和邏輯的部分，類似于編程語言中的過程或函數(shù)。
題型：判斷題
當(dāng)電路中電源噪聲較大時(shí)，可以采取什么措施減小電源噪聲對音頻放大器的影響？
題型：問答題
恒流源式差分放大電路中的恒流源在電路中起什么作用？
題型：問答題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的階梯個(gè)數(shù)？
題型：問答題
設(shè)計(jì)一個(gè)放大電路應(yīng)注意哪些原則？
題型：問答題
Verilog HDL可以用于描述以下哪些元素？（）
題型：單項(xiàng)選擇題