填空題VHDL常用的預(yù)定義屬性有（）、（）、（）、（）、（）

您可能感興趣的試卷

你可能感興趣的試題

1.單項選擇題以下不是并行斷言語句（ASSERTE）組成部分的為（）

A.ASSERT
B.REPORT
C.SEVERITY
D.EXIT

2.單項選擇題下列語句中不完全屬于并行語句的是（）

A.REPORT語句
B.BLOCK語句
C.ASSERT語句
D.REPORT

3.單項選擇題下列語句中完全不屬于順序語句的是（）

A.WAIT語句
B.NEXT語句
C.ASSERT語句
D.REPORT

4.單項選擇題下列選項中不屬于EXIT語句書寫方式的為（）

A.EXIT
B.EXIT LOOP標號
C.EXIT LOOP標號WHEN條件表達式
D.EXIT LOOP標號CASE條件表達式

5.單項選擇題下列選項中不屬于NEXT語句書寫方式的為（）

A.NEXT
B.NEXT LOOP標號
C.NEXT LOOP標號WHEN條件表達式
D.NEXT LOOP標號CASE條件表達式