問答題

給出1位全減器的VHDL描述。要求：
（1）首先設計1位半減器，然后用例化語句將它們連接起來，圖中h_suber是半減器，diff是輸出差，s_out是借位輸出，sub_in是借位輸入。
（2）以1位全減器為基本硬件，構成串行借位的8位減法器，要求用例化語句來完成此項設計（減法運算是x–y-sun_in=diffr）。

參考答案：