單項(xiàng)選擇題QuartusⅡ的設(shè)計(jì)文件不能直接保護(hù)在（）
A.硬盤(pán)
B.根目錄
C.文件夾
D.工程目錄
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題使用QuartusⅡ工具軟件實(shí)現(xiàn)原理圖設(shè)計(jì)輸入，應(yīng)創(chuàng)建（）文件。
A.bdf
B.vhd
C.bsf
D.smf
2.單項(xiàng)選擇題QuartusⅡ工具軟件具有（）等功能。
A.仿真
B.綜合
C.設(shè)計(jì)輸入
D.以上均可
3.單項(xiàng)選擇題下列硬件描述語(yǔ)言中，QuartusⅡ不支持的是（）
A.VHDL
B.SystemC
C.AHDL
D.VerilogHDL
最新試題
將串口通信波特率分別改為4800、19200，程序如何修改？
題型：?jiǎn)柎痤}
恒流源式差分放大電路中的恒流源在電路中起什么作用？
題型：?jiǎn)柎痤}
如何解決功率放大器中功放芯片的散熱問(wèn)題？
題型：?jiǎn)柎痤}
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時(shí)，可以采取什么方式減小自激振蕩？
題型：?jiǎn)柎痤}
當(dāng)電路中電源噪聲較大時(shí)，可以采取什么措施減小電源噪聲對(duì)音頻放大器的影響？
題型：?jiǎn)柎痤}
若階梯波電路輸出正階梯，如何改進(jìn)設(shè)計(jì)？
題型：?jiǎn)柎痤}
在VHDL中，實(shí)體（Entity）用于描述什么？（）
題型：?jiǎn)雾?xiàng)選擇題
請(qǐng)簡(jiǎn)要論述時(shí)序邏輯電路的工作原理及其在數(shù)字系統(tǒng)中的應(yīng)用。
題型：?jiǎn)柎痤}
簡(jiǎn)要描述Verilog HDL的基本結(jié)構(gòu)，并解釋每個(gè)結(jié)構(gòu)的作用。
題型：?jiǎn)柎痤}
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的階梯個(gè)數(shù)？
題型：?jiǎn)柎痤}