填空題VHDL的實(shí)體聲明部分指定了設(shè)計(jì)單元的（）或（），它是設(shè)計(jì)實(shí)體對(duì)外的一個(gè)通信界面，是外界可以看到的部分。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
簡(jiǎn)要描述Verilog HDL的基本結(jié)構(gòu)，并解釋每個(gè)結(jié)構(gòu)的作用。
題型：?jiǎn)柎痤}
若階梯波電路輸出正階梯，如何改進(jìn)設(shè)計(jì)？
題型：?jiǎn)柎痤}
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期？
題型：?jiǎn)柎痤}
設(shè)計(jì)一個(gè)放大電路應(yīng)注意哪些原則？
題型：?jiǎn)柎痤}
在Cadence/OrCAD PSpice中，用于表示電阻器的元件是（）。
題型：?jiǎn)雾?xiàng)選擇題
PSpice中的仿真類型可以包括（）。
題型：?jiǎn)雾?xiàng)選擇題
在VHDL中，實(shí)體（Entity）用于描述什么？（）
題型：?jiǎn)雾?xiàng)選擇題
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時(shí)，可以采取什么方式減小自激振蕩？
題型：?jiǎn)柎痤}
Vivado中，設(shè)計(jì)電路的輸入可以使用以下哪種方式？（）
題型：多項(xiàng)選擇題
Quartus Ⅱ提供了哪種類型的仿真工具？（）
題型：?jiǎn)雾?xiàng)選擇題