單項(xiàng)選擇題在VHDL中，數(shù)組型（Array）和記錄型（Record）屬于（）數(shù)據(jù)。
A.標(biāo)量型
B.復(fù)合類型
C.存取類型
D.文件類型
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題在VHDL中，（）是單元素的最基本數(shù)據(jù)類型，通常用于描述一個(gè)單值的數(shù)據(jù)對象。
A.標(biāo)量型
B.復(fù)合類型
C.存取類型
D.文件類型
2.單項(xiàng)選擇題在VHDL中，在定義信號時(shí)，可以用（）符號為信號賦初值。
A.=：
B.=
C.：=
D.〈=
3.單項(xiàng)選擇題在VHDL中，為目標(biāo)信號的賦值符號是（）。
A.=：
B.=
C.：=
D.〈=
4.單項(xiàng)選擇題在VHDL中，（）的賦值是立即發(fā)生的，不存在任何延時(shí)的行為。
A.信號
B.常量
C.數(shù)據(jù)
D.變量
5.單項(xiàng)選擇題在下列標(biāo)志符中，（）是VHDL的合法標(biāo)志符。
A.4h_adder
B.h_adder_
C.h_adder
D.h_adde
最新試題
請論述譯碼器（Decoder）的工作原理及應(yīng)用
題型：問答題
恒流源式差分放大電路中的恒流源在電路中起什么作用？
題型：問答題
請簡要論述時(shí)序邏輯電路的工作原理及其在數(shù)字系統(tǒng)中的應(yīng)用。
題型：問答題
若階梯波電路輸出正階梯，如何改進(jìn)設(shè)計(jì)？
題型：問答題
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的（）。
題型：單項(xiàng)選擇題
Verilog HDL可以用于描述以下哪些元素？（）
題型：單項(xiàng)選擇題
分析放大器的上下限頻率和電路中的哪些參數(shù)有關(guān)?
題型：問答題
請論述編碼器（Encoder）的工作原理及應(yīng)用。
題型：問答題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的輸出電壓范圍？
題型：問答題
請論述多路選擇器（Multiplexer）的工作原理及應(yīng)用。
題型：問答題