單項(xiàng)選擇題在下列符號組中，（）不能作為Verilog HDL的標(biāo)識符。
A.CT7418
B.74LS138
C._74138
D.CT74138_
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題Verilog HDL的字符串是用雙引號括起來的（）序列。
A.可打印字符
B.大寫字母
C.小寫字母
D.字母或數(shù)字
2.單項(xiàng)選擇題在Verilog HDL的常數(shù)中，十六進(jìn)制數(shù)符號是用（）表示。
A.d或D
B.b或B
C.o或O
D.h或H
3.單項(xiàng)選擇題在Verilog HDL的常數(shù)中，八進(jìn)制數(shù)符號是用（）表示。
A.d或D
B.b或B
C.o或O
D.h或H
4.單項(xiàng)選擇題在Verilog HDL的常數(shù)中，二進(jìn)制數(shù)符號是用（）表示。
A.d或D
B.b或B
C.o或O
D.h或H
5.單項(xiàng)選擇題在Verilog HDL的常數(shù)中，高阻態(tài)數(shù)字是用（）表示。
A.X
B.H
C.r
D.Z
最新試題
當(dāng)電路中電源噪聲較大時(shí)，可以采取什么措施減小電源噪聲對音頻放大器的影響？
題型：問答題
分析放大器的上下限頻率和電路中的哪些參數(shù)有關(guān)?
題型：問答題
VHDL可以用于描述以下哪些元素？（）
題型：單項(xiàng)選擇題
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時(shí)，可以采取什么方式減小自激振蕩？
題型：問答題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的階梯個(gè)數(shù)？
題型：問答題
如何權(quán)衡起振時(shí)間和波形幅度失真的矛盾？
題型：問答題
VHDL中的選擇（Case）語句用于根據(jù)輸入信號的值執(zhí)行不同的操作，類似于編程語言中的if語句。
題型：判斷題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的輸出電壓范圍？
題型：問答題
Quartus Ⅱ軟件提供哪些功能？（）
題型：多項(xiàng)選擇題
簡要描述Verilog HDL的基本結(jié)構(gòu)，并解釋每個(gè)結(jié)構(gòu)的作用。
題型：問答題