單項選擇題1987標(biāo)準(zhǔn)的VHDL語言對大小寫是()。
A.敏感的
B.只能用小寫
C.只能用大寫
D.不敏感
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題MAXPLUSII中編譯VHDL源程序時要求()。
A.文件名和實體可不同名
B.文件名和實體名無關(guān)
C.文件名和實體名要相同
D.不確定
2.單項選擇題關(guān)鍵字ARCHITECTURE定義的是。
A.結(jié)構(gòu)體
B.進(jìn)程
C.實體
D.配置
3.單項選擇題描述項目具有邏輯功能的是()。
A.實體
B.結(jié)構(gòu)體
C.配置
D.進(jìn)程
4.單項選擇題個項目的輸入輸出端口是定義在()。
A.實體中
B.結(jié)構(gòu)體中
C.任何位置
D.進(jìn)程體
最新試題
Verilog HDL可以用于描述以下哪些元素?()
題型:單項選擇題
當(dāng)電路中電源噪聲較大時,可以采取什么措施減小電源噪聲對音頻放大器的影響?
題型:問答題
階梯波電路中比較器電路的作用如何?
題型:問答題
PSpice中的仿真類型可以包括()。
題型:單項選擇題
Vivado中,設(shè)計電路的輸入可以使用以下哪種方式?()
題型:多項選擇題
如何權(quán)衡起振時間和波形幅度失真的矛盾?
題型:問答題
請簡要論述時序邏輯電路的工作原理及其在數(shù)字系統(tǒng)中的應(yīng)用。
題型:問答題
恒流源式差分放大電路中的恒流源在電路中起什么作用?
題型:問答題
Vivado軟件提供哪些功能?()
題型:多項選擇題
簡要描述Verilog HDL的基本結(jié)構(gòu),并解釋每個結(jié)構(gòu)的作用。
題型:問答題