單項(xiàng)選擇題在一個(gè)VHDL設(shè)計(jì)中idata是一個(gè)信號(hào)，數(shù)據(jù)類(lèi)型為integer，數(shù)據(jù)范圍0to127，下面哪個(gè)賦值語(yǔ)句是正確的。（）。
A.idata：=32
B.idata<=16#A0#
C.idata<=16#7#E1
D.idata：=B#1010#
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題在一個(gè)VHDL設(shè)計(jì)中Idata是一個(gè)信號(hào)，數(shù)據(jù)類(lèi)型為std_logic_vector，試指出下面哪個(gè)賦值語(yǔ)句是錯(cuò)誤的。（）。
A.idata<=“00001111”
B.idata<=b”0000_1111”
C.idata<=X”AB”
D.idata<=B”21”
2.單項(xiàng)選擇題MAXPLUSII中原理圖的后綴是（）。
A.DOC
B.GDF
C.BMP
D.JIF
3.單項(xiàng)選擇題MAXPLUSII不支持的輸入方式是（）。
A.文本輸入
B.原理圖輸入
C.波形輸入
D.矢量輸入
4.單項(xiàng)選擇題MAX+PLUSII的設(shè)計(jì)文件不能直接保存在（）。
A.硬盤(pán)
B.根目錄
C.文件夾
D.工程目錄
5.單項(xiàng)選擇題如果a=1，b=1，則邏輯表達(dá)式（aXORb）OR（NOTbANDa）的值是（）。
A.0
B.1
C.2
D.不確定
最新試題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期？
題型：?jiǎn)柎痤}
將串口通信波特率分別改為4800、19200，程序如何修改？
題型：?jiǎn)柎痤}
請(qǐng)簡(jiǎn)要論述時(shí)序邏輯電路的工作原理及其在數(shù)字系統(tǒng)中的應(yīng)用。
題型：?jiǎn)柎痤}
Quartus Ⅱ是一款用于什么類(lèi)型的設(shè)計(jì)軟件？（）
題型：?jiǎn)雾?xiàng)選擇題
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的（）。
題型：?jiǎn)雾?xiàng)選擇題
簡(jiǎn)要描述Verilog HDL的基本結(jié)構(gòu)，并解釋每個(gè)結(jié)構(gòu)的作用。
題型：?jiǎn)柎痤}
若階梯波電路輸出正階梯，如何改進(jìn)設(shè)計(jì)？
題型：?jiǎn)柎痤}
在Cadence/OrCAD PSpice中，用于表示電阻器的元件是（）。
題型：?jiǎn)雾?xiàng)選擇題
如何權(quán)衡起振時(shí)間和波形幅度失真的矛盾？
題型：?jiǎn)柎痤}
Vivado軟件提供哪些功能？（）
題型：多項(xiàng)選擇題