問答題硬件描述語言的突出優(yōu)點是什么？
您可能感興趣的試卷
你可能感興趣的試題
2.單項選擇題狀態(tài)機編碼方式中，其中（）占用觸發(fā)器較多，但其簡單的編碼方式可減少狀態(tài)譯碼組合邏輯資源，且易于控制非法狀態(tài)。
A.一位熱碼編碼
B.順序編碼
C.狀態(tài)位直接輸出型編碼
D.格雷碼編碼
3.單項選擇題不完整的IF語句，其綜合結(jié)果可實現(xiàn)（）。
A.時序邏輯電路
B.組合邏輯電路
C.雙向電路
D.三態(tài)控制電路
4.單項選擇題電子系統(tǒng)設(shè)計優(yōu)化，主要考慮提高資源利用率減少功耗（即面積優(yōu)化），以及提高運行速度（即速度優(yōu)化）下列方法中（）不屬于面積優(yōu)化。
A.流水線設(shè)計
B.資源共享
C.邏輯優(yōu)化
D.串行化
5.單項選擇題大規(guī)?？删幊唐骷饕蠪PGA、CPLD兩類，其中CPLD通過（）實現(xiàn)其邏輯功能。
A.可編程乘積項邏輯
B.查找表（LUT）
C.輸入緩沖
D.輸出緩沖
最新試題
PSpice中的仿真類型可以包括（）。
題型：單項選擇題
分析放大器的上下限頻率和電路中的哪些參數(shù)有關(guān)?
題型：問答題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期？
題型：問答題
Quartus Ⅱ軟件提供哪些功能？（）
題型：多項選擇題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的階梯個數(shù)？
題型：問答題
當功率放大電路輸出出現(xiàn)自激振蕩時，可以采取什么方式減小自激振蕩？
題型：問答題
提高溫度計檢測精度有哪些改進措施？
題型：問答題
在Cadence/OrCAD PSpice中，用于表示電阻器的元件是（）。
題型：單項選擇題
Verilog HDL可以用于描述以下哪些元素？（）
題型：單項選擇題
Quartus Ⅱ提供了哪種類型的仿真工具？（）
題型：單項選擇題