單項(xiàng)選擇題基于VHDL設(shè)計(jì)的仿真包括有①門(mén)級(jí)時(shí)序仿真、②行為仿真、③功能仿真和④前端功能仿真這四種，按照自頂向下的設(shè)計(jì)流程，其先后順序應(yīng)該是（）。

A.①②③④
B.②①④③
C.④③②①
D.②④③①


您可能感興趣的試卷

你可能感興趣的試題

1.單項(xiàng)選擇題大規(guī)?？删幊唐骷饕蠪PGA、CPLD兩類，下列對(duì)CPLD結(jié)構(gòu)與工作原理的描述中，正確的是（）。

A.CPLD是基于查找表結(jié)構(gòu)的可編程邏輯器件
B.CPLD即是現(xiàn)場(chǎng)可編程邏輯器件的英文簡(jiǎn)稱
C.早期的CPLD是從FPGA的結(jié)構(gòu)擴(kuò)展而來(lái)
D.在Xilinx公司生產(chǎn)的器件中，XC9500系列屬CPLD結(jié)構(gòu)

3.單項(xiàng)選擇題在VHD、L語(yǔ)言中，下列對(duì)進(jìn)程（PROC、ESS）語(yǔ)句的語(yǔ)句結(jié)構(gòu)及語(yǔ)法規(guī)則的描述中，不正確的是（）

A、PROC、ESS為一無(wú)限循環(huán)語(yǔ)句敏感信號(hào)發(fā)生更新時(shí)啟動(dòng)進(jìn)程，執(zhí)行完成后，等待下一次進(jìn)程啟動(dòng)。
B、敏感信號(hào)參數(shù)表中，不一定要列出進(jìn)程中使用的所有輸入信號(hào)
C、進(jìn)程由說(shuō)明部分、結(jié)構(gòu)體部分、和敏感信號(hào)三部分組成
D、當(dāng)前進(jìn)程中聲明的變量不可用于其他進(jìn)程