單項(xiàng)選擇題下列代碼（*synthesis，keep*）wire i；含義為（）。

A.定義變量i為net類型
B.規(guī)定變量i為測(cè)試端口，需要保留
C.綜合優(yōu)化變量i
D.為變量i定義引腳鎖定


您可能感興趣的試卷

你可能感興趣的試題

1.單項(xiàng)選擇題下列代碼“input clk /*synthesis chip_pin=“G21””含義為（）。

A.定義變量clk
B.設(shè)置時(shí)鐘變量
C.將時(shí)鐘信號(hào)的引腳鎖定到G21
D.同步clk引腳到G21

2.單項(xiàng)選擇題錯(cuò)誤提示：Error （12007）：Top-level design entity "CNT4b"is undefined可能是以下哪種錯(cuò)誤？（）

A.變量類型定義錯(cuò)誤
B.變量CNT4b未定義
C.未設(shè)置頂層實(shí)體
D.頂層實(shí)體模塊未定義

3.單項(xiàng)選擇題從代碼always@（posedge CLK or negedge RST）可以看出（）。

A.RST是同步信號(hào)，高電平有效
B.RST是異步信號(hào)，低電平有效
C.RST是同步信號(hào)，下降沿有效
D.RST是異步信號(hào)，下降沿電平有效

5.單項(xiàng)選擇題A=4’b1011，B=4’b1000，則下列正確的是（）。

A.（A>B）=1
B.（A<B）=1
C.（A>15）=1
D.（B<11）=0