多項(xiàng)選擇題?濾波器的FPGA直接實(shí)現(xiàn)過程中,使用到的硬件設(shè)計(jì)技術(shù)包括()。
A.計(jì)數(shù)器設(shè)計(jì)
B.流水線技術(shù)
C.乘法器設(shè)計(jì)
D.加法器設(shè)計(jì)
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題?Vivado開發(fā)環(huán)境的行為級仿真一般再()之前即可進(jìn)行。
A.程序固化與驗(yàn)證
B.設(shè)計(jì)實(shí)現(xiàn)
C.設(shè)計(jì)綜合
D.設(shè)計(jì)輸入
2.單項(xiàng)選擇題?采用并行實(shí)例化方法設(shè)計(jì)IIR濾波器,是一種()的優(yōu)化設(shè)計(jì)思想。
A.流水線設(shè)計(jì)思想
B.同步設(shè)計(jì)思想
C.速度面積互換思想
D.串并轉(zhuǎn)換設(shè)計(jì)思想
3.單項(xiàng)選擇題二進(jìn)制乘法運(yùn)算b=a×110110的最簡形式(采用CSD編碼)可表示為()。
A.b =a < < 5+a < < 4+a < < 2+a < < 1
B.b =a < < 6+a < < 3-a
C.b =a < < 6-a < < 3-a
D.b =a < < 5+a < < 4+a < < 3-a
4.單項(xiàng)選擇題從統(tǒng)計(jì)意義上講,相比于二進(jìn)制編碼,采用CSD編碼的乘法運(yùn)算可以將運(yùn)算效率提升()。
A.30%
B.20%
C.40%
D.50%
5.單項(xiàng)選擇題下列哪種方法可以將IIR濾波器轉(zhuǎn)化為FIR濾波器?()
A.最小二乘法
B.窗函數(shù)法
C.等紋波法
D.時(shí)域交叉法
最新試題
請論述譯碼器(Decoder)的工作原理及應(yīng)用
題型:問答題
Quartus Ⅱ提供了哪種類型的仿真工具?()
題型:單項(xiàng)選擇題
Vivado提供了哪種類型的仿真工具?()
題型:單項(xiàng)選擇題
VHDL是一種硬件描述語言,用于描述數(shù)字電路的結(jié)構(gòu)和行為。
題型:判斷題
簡述Vivado設(shè)計(jì)流程。
題型:問答題
請論述編碼器(Encoder)的工作原理及應(yīng)用。
題型:問答題
比較直接測頻法、測周期法和等精度法等三種不同的測頻方法。
題型:問答題
階梯波電路中比較器電路的作用如何?
題型:問答題
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的()。
題型:單項(xiàng)選擇題
簡要描述Verilog HDL的基本結(jié)構(gòu),并解釋每個(gè)結(jié)構(gòu)的作用。
題型:問答題