A.訪存速度快
B.節(jié)約主存單元
C.指令字的規(guī)整化
D.指令的優(yōu)化
您可能感興趣的試卷
你可能感興趣的試題
A.CPU中的通用寄存器
B.主存儲(chǔ)器
C.I/O接口中的寄存器
D.堆棧
A.計(jì)算機(jī)軟件所要完成的功能
B.計(jì)算機(jī)硬件的全部組成
C.編程要用到的硬件組織
D.計(jì)算機(jī)各部件的硬件實(shí)現(xiàn)
A.采用統(tǒng)一的高級(jí)語言
B.采用統(tǒng)一的匯編語言
C.模擬
D.仿真
A.匯編程序
B.編譯程序
C.硬件
D.微指令程序
A.程序計(jì)算器
B.主存地址寄存器
C.條件碼寄存器
D.指令寄存器
最新試題
要求操作碼的平均長(zhǎng)度最短,請(qǐng)?jiān)O(shè)計(jì)操作碼的編碼,并計(jì)算操作碼編碼的平均長(zhǎng)度。
畫出流水線任務(wù)調(diào)度的狀態(tài)有向圖。
指出主存與Cache之間各個(gè)塊的映象關(guān)系。
如果N=100,采用指令取消技術(shù)后,在程序執(zhí)行過程中,能夠節(jié)省多少個(gè)指令周期?
設(shè)16個(gè)處理器編號(hào)分別為0,1,…,15,要用單級(jí)互連網(wǎng)絡(luò),當(dāng)互連函數(shù)分別為:(1)Cube3(Cube1)(5)Butterfly(Butterfly)(8)σ-1(9)β(1)(13)ρ(2)時(shí),第13號(hào)處理器分別與哪一個(gè)處理器相連?
按最優(yōu)調(diào)度策略連續(xù)輸入8個(gè)任務(wù)時(shí),流水線的實(shí)際吞吐率是多少?
如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個(gè)階段,并采用兩級(jí)流水線。為了采用指令取消技術(shù),請(qǐng)修改上面的程序。
若在程序執(zhí)行過程中,每從主存裝入一塊到Cache,平均要對(duì)這個(gè)塊訪問16次,計(jì)算在這種情況下的Cache命中率。
假設(shè)在3000次訪存中,第一級(jí)Cache不命中110次,第二級(jí)Cache不命中55次。試問:在這種情況下,該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少?
如果在程序執(zhí)行過程中訪問一個(gè)頁面,平均要對(duì)該頁面內(nèi)的存儲(chǔ)單元訪問1024次,求訪問存儲(chǔ)單元的命中率。