A.程序控制I/O方式
B.DMA方式
C.外圍處理機(jī)方式
D.通道方式
您可能感興趣的試卷
你可能感興趣的試題
A.一致性
B.局部性
C.包含性
D.平均性
A.一致性比較好
B.可靠性較高
C.操作過(guò)程簡(jiǎn)單
D.Cache的更新速度較高。
A.Cache的更新速度較高。
B.一致性比較好,可靠性較高,操作過(guò)程簡(jiǎn)單。
C.Cache與主存之間的通信量大大降低。
D.Cache的命中率較高。
A.Cache容量越大,命中率增加的越大。
B.Cache容量很小時(shí),命中率隨容量的增加不太明顯。
C.當(dāng)Cache容量由很小開(kāi)始增加時(shí)命中率增加的比較明顯,當(dāng)容量達(dá)到一定程度,容量增加命中率改善的并不大。
D.Cache容量越大,命中率增加的越小。
A.加界保護(hù)方式
B.鍵保護(hù)方式
C.目錄保護(hù)方式
D.環(huán)保護(hù)方式
最新試題
寫(xiě)出主存地址和Cache地址的格式,并標(biāo)出各字段的長(zhǎng)度。
如果一條指令的執(zhí)行過(guò)程分解為“取指令”和“分析”兩個(gè)階段,并采用兩級(jí)流水線。為了采用指令取消技術(shù),請(qǐng)修改上面的程序。
有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器,假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
設(shè)計(jì)8位字長(zhǎng)的寄存器—寄存器型指令3條,16位字長(zhǎng)的寄存器一存儲(chǔ)器型變址尋址方式指令4條,變址范圍不小于正、負(fù)127。請(qǐng)?jiān)O(shè)計(jì)指令格式,并給出指令各字段的長(zhǎng)度和操作碼的編碼。
要求操作碼的平均長(zhǎng)度最短,請(qǐng)?jiān)O(shè)計(jì)操作碼的編碼,并計(jì)算操作碼編碼的平均長(zhǎng)度。
為了使存儲(chǔ)系統(tǒng)的訪問(wèn)效率達(dá)到0.94,命中率和等效訪問(wèn)周期應(yīng)該提高到多少?
若Cache的4個(gè)塊號(hào)為C0、C1、C2和C3,列出程序執(zhí)行過(guò)程中的Cache塊地址流。
寫(xiě)出N=8的蝶式置換的互連函數(shù),如采用Omega網(wǎng)絡(luò),則需幾次通過(guò)才能完成此變換?畫(huà)出Omega網(wǎng)絡(luò)實(shí)現(xiàn)此變換的控制狀態(tài)圖。
在有16個(gè)處理器的均勻洗牌網(wǎng)絡(luò)中,若要使第0號(hào)處理器與第15號(hào)處理器相連,需要經(jīng)過(guò)多少次均勻洗牌和交換置換。
若傳送106個(gè)文字符號(hào),且每個(gè)文字符號(hào)后均自動(dòng)跟一個(gè)空格,按最短的編碼,共需傳送多少個(gè)二進(jìn)制位?若傳送波特率為9600bPS,共需傳送多少時(shí)間?