您可能感興趣的試卷
最新試題
指出主存與Cache之間各個(gè)塊的映象關(guān)系。
考慮題目全部要求，設(shè)計(jì)優(yōu)化實(shí)用的操作碼形式，并計(jì)算其操作碼的平均碼長(zhǎng)。
若傳送106個(gè)文字符號(hào)，且每個(gè)文字符號(hào)后均自動(dòng)跟一個(gè)空格，按最短的編碼，共需傳送多少個(gè)二進(jìn)制位？若傳送波特率為9600bPS，共需傳送多少時(shí)間？
若在程序執(zhí)行過(guò)程中，每從主存裝入一塊到Cache，平均要對(duì)這個(gè)塊訪問(wèn)16次，計(jì)算在這種情況下的Cache命中率。
有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
設(shè)計(jì)8位字長(zhǎng)的寄存器—寄存器型指令3條，16位字長(zhǎng)的寄存器一存儲(chǔ)器型變址尋址方式指令4條，變址范圍不小于正、負(fù)127。請(qǐng)?jiān)O(shè)計(jì)指令格式，并給出指令各字段的長(zhǎng)度和操作碼的編碼。
為了使存儲(chǔ)系統(tǒng)的訪問(wèn)效率從0.5提高到0.94，塊的大小至少增加到幾個(gè)字？
如果一條指令的執(zhí)行過(guò)程分解為“取指令”和“分析”兩個(gè)階段，并采用兩級(jí)流水線。為了采用指令取消技術(shù)，請(qǐng)修改上面的程序。
若Cache的4個(gè)塊號(hào)為C0、C1、C2和C3，列出程序執(zhí)行過(guò)程中的Cache塊地址流。
求出流水線的最優(yōu)調(diào)度策略及最小平均延遲時(shí)間和流水線的最大吞吐率。