A.流水線(xiàn)設(shè)計(jì)
B.資源共享
C.邏輯優(yōu)化
D.串行化
E.寄存器配平
F.關(guān)鍵路徑法
您可能感興趣的試卷
你可能感興趣的試題
A.資源共享
B.邏輯優(yōu)化
C.流水線(xiàn)設(shè)計(jì)
D.寄存器配平
A.流水線(xiàn)設(shè)計(jì)
B.串行化
C.邏輯優(yōu)化
D.資源共享
A.編譯器將軟件程序翻譯成的基于某種特定CPU的機(jī)器代碼,僅限于這種CPU而不能移植,機(jī)器代碼不代表硬件結(jié)構(gòu),更不能改變CPU,只能被動(dòng)地為其特定硬件電路所用。
B.編譯器的運(yùn)行,除了CPU的硬件結(jié)構(gòu)外,不需要任何與硬件相關(guān)的器件庫(kù)和工藝庫(kù)參與編譯。
C.綜合器轉(zhuǎn)化的目標(biāo)是底層的電路結(jié)構(gòu)網(wǎng)表文件,不依賴(lài)于特定硬件環(huán)境,能輕易被移植到任何通用硬件環(huán)境中,具備能隨時(shí)改變硬件結(jié)構(gòu)的依據(jù)。
D.綜合器在綜合過(guò)程中,是根據(jù)設(shè)計(jì)庫(kù)、工藝庫(kù)以及預(yù)先設(shè)置的各類(lèi)約束條件,選擇最優(yōu)方案完成電路結(jié)構(gòu)設(shè)計(jì)。
A.是硬件系統(tǒng)的一種測(cè)試調(diào)試工具
B.它對(duì)系統(tǒng)進(jìn)行硬件測(cè)試的所有信號(hào)都不需要通過(guò)I/O端口引到引腳處
C.所有測(cè)試信號(hào)通過(guò)JTAG口在內(nèi)部引入測(cè)試系統(tǒng),或通過(guò)測(cè)試系統(tǒng)給出激勵(lì)信號(hào)
D.主要是基于JTAG技術(shù)構(gòu)建的
A.TCK
B.TMS
C.TDO
D.TDI
E.TRST
最新試題
如何解決功率放大器中功放芯片的散熱問(wèn)題?
請(qǐng)論述編碼器(Encoder)的工作原理及應(yīng)用。
VHDL中的選擇(Case)語(yǔ)句用于根據(jù)輸入信號(hào)的值執(zhí)行不同的操作,類(lèi)似于編程語(yǔ)言中的if語(yǔ)句。
在VHDL中,實(shí)體(Entity)用于描述什么?()
簡(jiǎn)要描述Verilog HDL的基本結(jié)構(gòu),并解釋每個(gè)結(jié)構(gòu)的作用。
VHDL中的過(guò)程(Process)是用于描述數(shù)字電路的行為和邏輯的部分,類(lèi)似于編程語(yǔ)言中的過(guò)程或函數(shù)。
Quartus Ⅱ提供了哪種類(lèi)型的仿真工具?()
VHDL是一種硬件描述語(yǔ)言,用于描述數(shù)字電路的結(jié)構(gòu)和行為。
當(dāng)電路中電源噪聲較大時(shí),可以采取什么措施減小電源噪聲對(duì)音頻放大器的影響?
PSpice中的仿真類(lèi)型可以包括()。