您可能感興趣的試卷
你可能感興趣的試題
A.提高解題速度
B.提高硬件利用率
C.提高硬件成本
D.減少所需要的存貯器用量
A.中斷字
B.主存地址寄存器
C.通用寄存器
D.條件碼
A．Cache存貯器
B．系列機(jī)各檔不同的數(shù)據(jù)通路寬度
C．指令緩沖寄存器
D．虛擬存貯器
A.增大輔存容量
B.采用FIFO替換算法并增大頁面
C.改用LRU替換算法并增大頁面
D.改用LRU替換算法并增大頁面數(shù)
最新試題
為了使存儲(chǔ)系統(tǒng)的訪問效率從0.5提高到0.94，塊的大小至少增加到幾個(gè)字？
如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個(gè)階段，并采用兩級(jí)流水線。為了采用指令取消技術(shù)，請(qǐng)修改上面的程序。
設(shè)計(jì)8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲(chǔ)器型變址尋址方式指令4條，變址范圍不小于正、負(fù)127。請(qǐng)?jiān)O(shè)計(jì)指令格式，并給出指令各字段的長度和操作碼的編碼。
有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
若Cache的4個(gè)塊號(hào)為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。
可能的最高頁命中率是多少？
寫出主存地址和Cache地址的格式，并標(biāo)出各字段的長度。
指出主存與Cache之間各個(gè)塊的映象關(guān)系。
考慮題目全部要求，設(shè)計(jì)優(yōu)化實(shí)用的操作碼形式，并計(jì)算其操作碼的平均碼長。
若對(duì)數(shù)字0～9和空格采用二進(jìn)制編碼，試設(shè)計(jì)編碼平均長度最短的編碼。