A.Ωs
B.Ωc
C.Ωc/2
D.Ωs/2
您可能感興趣的試卷
你可能感興趣的試題
A.6kHz
B.1.5kHz
C.3kHz
D.2kHz
A.1/2
B.1
C.2
D.4
一個(gè)理想采樣系統(tǒng)，采樣頻率
s=8，采樣后經(jīng)低通G（j）還原，
；現(xiàn)有兩輸入信號(hào)：
，則它們相應(yīng)的輸出信號(hào)y1（t）和y2（t）（）。
A.y1（t）和y2（t）都有失真；
B.y1（t）有失真，y2（t）無失真；
C.y1（t）和y2（t）都無失真；
D.y1（t）無失真，y2（t）有失真。
A.無論輸入信號(hào)如何，系統(tǒng)的輸出信號(hào)不隨時(shí)間變化
B.無論信號(hào)何時(shí)輸入，系統(tǒng)的輸出信號(hào)都是完全一樣的
C.若輸入信號(hào)延時(shí)一段時(shí)間輸入，系統(tǒng)的輸出信號(hào)除了有相應(yīng)一段時(shí)間延時(shí)外完全相同。
D.系統(tǒng)的運(yùn)算關(guān)系T[·]與時(shí)間無關(guān)
A.系統(tǒng)的輸出信號(hào)是輸入信號(hào)的線性疊加。
B.若輸入信號(hào)可以分解為若干子信號(hào)的線性疊加，則系統(tǒng)的輸出信號(hào)是這些子信號(hào)的系統(tǒng)輸出信號(hào)的線性疊加。
C.若輸入信號(hào)是若干子信號(hào)的復(fù)合，則系統(tǒng)的輸出信號(hào)是這些子信號(hào)的系統(tǒng)輸出信號(hào)的復(fù)合。
D.系統(tǒng)可以分解成若干個(gè)子系統(tǒng)，則系統(tǒng)的輸出信號(hào)是這些子系統(tǒng)的輸出信號(hào)的線性疊加。
最新試題
對(duì)于C54x DSP，若希望編程實(shí)現(xiàn)輸入信號(hào)的FIR濾波，通?？梢哉{(diào)用TI公司提供的（）庫函數(shù)，高效實(shí)現(xiàn)FIR算法。
系統(tǒng)在數(shù)字信號(hào)處理時(shí)的基本算法是（）。
下列哪些選項(xiàng)屬于C54x DSP的片內(nèi)外設(shè)？（）
以TMS320VC5416為例，若設(shè)置PMST寄存器的值為0x7FA0，則以下說法錯(cuò)誤的是（）
請(qǐng)問TMS320C54x DSP支持以下哪些自舉模式？（）
C54x DSP程序設(shè)計(jì)過程中，編譯鏈接所生成的可執(zhí)行程序文件的擴(kuò)展名為（）
對(duì)于TMS320C5416DSP而言，如果外部輸入時(shí)鐘信號(hào)（CLKIN）為16MHz，通常可以在硬件初始化時(shí)配置時(shí)鐘模式寄存器（CLKMD寄存器）來對(duì)CLKIN信號(hào)進(jìn)行倍頻處理使其高速運(yùn)行。若軟件初始化時(shí)設(shè)置時(shí)鐘模式寄存器（CLKMD）的值為0x9007有效時(shí)，TMS320C5416DSP的CPU實(shí)際運(yùn)行頻率為（）
對(duì)于TMS320C5416DSP，若采用Q15法定標(biāo)則計(jì)算Q15數(shù)據(jù)乘以Q15數(shù)據(jù)則其結(jié)果為Q30數(shù)據(jù)，通常會(huì)先將ST1寄存器的FRCT位設(shè)置為（），從而使乘法的結(jié)果左移一位變?yōu)镼31數(shù)據(jù)消除冗余的符號(hào)位。
TMS320VC5416 DSP中，算數(shù)邏輯運(yùn)算單元（ALU）的位數(shù)為以下哪項(xiàng)的值？（）
對(duì)于C5416DSP而言，在采用雙操作數(shù)的間接尋址方式時(shí)，可以使用下面的哪個(gè)輔助寄存器（），用于雙操作數(shù)的間接尋址。