單項(xiàng)選擇題取樣—保持器按一定取樣周期把時域上連續(xù)變化的信號變?yōu)闀r域上（）信號。
A.連續(xù)變化的
B.模擬
C.離散的
D.數(shù)字
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題雙積分A／D轉(zhuǎn)換器轉(zhuǎn)換時間大約在（）的范圍內(nèi)。
A.幾十納秒
B.幾十微秒
C.幾百微秒
D.幾十毫秒
2.單項(xiàng)選擇題逐次逼近型A／D轉(zhuǎn)換器轉(zhuǎn)換時間大約在（）的范圍內(nèi)。
A.幾十納秒
B.幾十微秒
C.幾十毫秒
D.幾百毫秒
3.單項(xiàng)選擇題若雙積分A／D轉(zhuǎn)換器第一次積分時間T1取20ms的整倍數(shù)，它便具有（）的優(yōu)點(diǎn)。
A.較高轉(zhuǎn)換精度
B.極強(qiáng)抗50HZ干擾
C.較快的轉(zhuǎn)換速度
D.較高分辨率
4.單項(xiàng)選擇題如要將一個最大幅度為9.99V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求ADC的分辨率小于10mV，最少應(yīng)選用（）位ADC。
A.6
B.8
C.10
D.12
5.單項(xiàng)選擇題如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC
A.6
B.8
C.10
D.12
最新試題
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：問答題
一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個。
題型：單項(xiàng)選擇題
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
題型：單項(xiàng)選擇題
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
題型：單項(xiàng)選擇題
一個兩輸入端的門電路，當(dāng)輸入為10時，輸出不是1的門電路為（）
題型：單項(xiàng)選擇題
根據(jù)什么判斷簡單電路中的險象存在？
題型：問答題
電可擦除的PROM器件是（）
題型：單項(xiàng)選擇題
27系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
題型：單項(xiàng)選擇題
10-4線優(yōu)先編碼器允許同時輸入（）路編碼信號。
題型：單項(xiàng)選擇題