A.5.12
B.20.48
C.20.46
D.5.1
您可能感興趣的試卷
你可能感興趣的試題
A.7.72
B.8.56
C.9.64
D.10.25
A.逐次漸近型
B.雙積分型
C.并聯(lián)型
D.V-F型
A.1／10
B.1／100
C.1／1023
D.1／1024
A.5
B.10
C.20
D.30
A.取樣-保持電路
B.量化電路
C.編碼電路
D.譯碼電路
最新試題
以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請(qǐng)說明理由。
TTL與非門輸出高電平的參數(shù)規(guī)范值是（）