A.修改邏輯設(shè)計
B.在輸出端接入濾波電容
C.后級加緩沖電路
D.屏蔽輸入信號的尖峰干擾
您可能感興趣的試卷
你可能感興趣的試題
A.十進制
B.二進制
C.八進制
D.十六進制
A.原碼
B.反碼
C.補碼
D.編碼
A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無
D.數(shù)量的大小
A.電路結(jié)構(gòu)簡單,有利于實現(xiàn)電路集成化;
B.可實現(xiàn)邏輯運算和判斷;
C.工作穩(wěn)定抗干擾能力強;
D.工作于開關(guān)狀態(tài),功耗低。
A.全部輸入是0
B.全部輸入是1
C.任一輸入為0,其他輸入為1
D.任一輸入為1
最新試題
ROM可以用來存儲程序、表格和大量固定數(shù)據(jù),但它不可以用來實現(xiàn)()。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關(guān)系一般為()
利用2個74LS138和1個非門,可以擴展得到1個()線譯碼器。
用1M×4的DRAM芯片通過()擴展可以獲得4M×8的存儲器。
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
試提出數(shù)字頻率計的三種設(shè)計方案,比較各種方案的特點。如果用HDPLD來實現(xiàn),設(shè)計方案是最佳嗎?簡述理由。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。