A.同步R-S觸發(fā)器
B.主從R-S觸發(fā)器
C.維阻R-S觸發(fā)器
D.邊沿R-S觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
A.基本RS觸發(fā)器
B.D觸發(fā)器
C.JK觸發(fā)器
D.T觸發(fā)器
A.主從RS觸發(fā)器
B.同步D觸發(fā)器
C.邊沿JK觸發(fā)器
D.維持-阻塞觸發(fā)器
A.主從結(jié)構(gòu)
B.邊沿結(jié)構(gòu)
C.同步結(jié)構(gòu)
D.維持-阻塞結(jié)構(gòu)
A.保持(記憶)
B.置0
C.置1
D.翻轉(zhuǎn)(計數(shù))
A.保持記憶
B.狀態(tài)不定
C.送0
D.送1
最新試題
具有“有1出0、全0出1”功能的邏輯門是()
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了()對轉(zhuǎn)換精度的影響。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
兩個與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲器。
7系列EPROM存儲的數(shù)據(jù)是()可擦除的。
一個16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個。