多項選擇題在用集成計數(shù)器進行電路設(shè)計時常用的方法有()。
A.級連法
B.置位法
C.復(fù)位法
D.擴展法
您可能感興趣的試卷
你可能感興趣的試題
1.多項選擇題觸發(fā)器是存儲電路的基本元件,根據(jù)觸發(fā)器時鐘端的連接方式,把時序邏輯電路分為()。
A.同步時序電路
B.組合邏輯電路
C.觸發(fā)器電路
D.異步時序電路
2.多項選擇題移位寄存器可以實現(xiàn)()。
A.并/串轉(zhuǎn)換
B.數(shù)據(jù)存儲
C.串/并轉(zhuǎn)換
D.數(shù)據(jù)運算
3.多項選擇題下列邏輯電路中為時序邏輯電路的是()。
A.變量譯碼器
B.加法器
C.數(shù)碼寄存器
D.計數(shù)器
4.多項選擇題描述觸發(fā)器邏輯功能的方法有()。
A.狀態(tài)轉(zhuǎn)換真值表
B.特性方程
C.狀態(tài)轉(zhuǎn)換圖
D.波形圖
5.多項選擇題既克服了空翻現(xiàn)象,又無一次變化問題的常用集成觸發(fā)器有()。
A.主從RS觸發(fā)器
B.同步D觸發(fā)器
C.邊沿JK觸發(fā)器
D.維持-阻塞D觸發(fā)器
最新試題
以下代碼中為無權(quán)碼的為()。
題型:單項選擇題
試提出數(shù)字頻率計的三種設(shè)計方案,比較各種方案的特點。如果用HDPLD來實現(xiàn),設(shè)計方案是最佳嗎?簡述理由。
題型:問答題
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了()對轉(zhuǎn)換精度的影響。
題型:單項選擇題
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
題型:單項選擇題
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
題型:問答題
7系列EPROM存儲的數(shù)據(jù)是()可擦除的。
題型:單項選擇題
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
題型:單項選擇題
電可擦除的PROM器件是()
題型:單項選擇題
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
題型:單項選擇題
TTL與非門閾值電壓UT的典型值是()
題型:單項選擇題