A.加法器
B.程控放大器
C.數(shù)-模轉(zhuǎn)換
D.波形發(fā)生電路
您可能感興趣的試卷
你可能感興趣的試題
A.A/D轉(zhuǎn)換器
B.ADC
C.D/A轉(zhuǎn)換器
D.DAC
A.A/D轉(zhuǎn)換器
B.D/A轉(zhuǎn)換器
C.ADC
D.DAC
A.并行比較型
B.逐次比較型
C.雙積分型
D.間接比較型
A.PAL
B.GAL
C.PROM
D.PLA
A.計(jì)算機(jī)
B.編程器
C.開(kāi)發(fā)軟件
D.編程電纜
最新試題
兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
具有“有1出0、全0出1”功能的邏輯門(mén)是()
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
電可擦除的PROM器件是()
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類(lèi)型是BIT,c是INTEGER,執(zhí)行c<=a+b。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說(shuō)明理由。