填空題STD_LOGIC_1164程序包是（）庫中最常用的程序包。
您可能感興趣的試卷
最新試題
Verilog HDL可以用于描述以下哪些元素？（）
題型：單項選擇題
在Cadence/OrCAD PSpice中，用于表示電阻器的元件是（）。
題型：單項選擇題
當(dāng)電路中電源噪聲較大時，可以采取什么措施減小電源噪聲對音頻放大器的影響？
題型：問答題
如何權(quán)衡起振時間和波形幅度失真的矛盾？
題型：問答題
VHDL可以用于描述以下哪些元素？（）
題型：單項選擇題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的輸出電壓范圍？
題型：問答題
Quartus Ⅱ提供了哪種類型的仿真工具？（）
題型：單項選擇題
在VHDL中，實體（Entity）用于描述什么？（）
題型：單項選擇題
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時，可以采取什么方式減小自激振蕩？
題型：問答題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的階梯個數(shù)？
題型：問答題