單項(xiàng)選擇題在Quartus Ⅱ工具軟件中，完成編譯網(wǎng)表提取、數(shù)據(jù)庫建立、邏輯綜合、邏輯分割、適配、延時(shí)網(wǎng)表提取和編程文件匯編等打操作，并檢查設(shè)計(jì)文件是否正確的過程稱為（）
A.編輯
B.編譯
C.綜合
D.編程
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題
在PLD中陳列圖如下所示，其邏輯表達(dá)式為（）
A.F=A+B+C
B.F=A+C
C.F=A·C
D.F=A·B·C·D
2.單項(xiàng)選擇題執(zhí)行Quartus Ⅱ的（）命令，可以為設(shè)計(jì)電路建立一個(gè)元件符號(hào)。
A、Create∠Update/Create Symbol Files for Current File
B、Simulator
C、Compiler
D、Timing Analyzer
5.填空題MAX+PLUS Ⅱ是（）公司的軟件。
最新試題
簡要描述Verilog HDL的基本結(jié)構(gòu)，并解釋每個(gè)結(jié)構(gòu)的作用。
題型：問答題
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的（）。
題型：單項(xiàng)選擇題
若階梯波電路輸出正階梯，如何改進(jìn)設(shè)計(jì)？
題型：問答題
比較直接測頻法、測周期法和等精度法等三種不同的測頻方法。
題型：問答題
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時(shí)，可以采取什么方式減小自激振蕩？
題型：問答題
請(qǐng)簡要論述時(shí)序邏輯電路的工作原理及其在數(shù)字系統(tǒng)中的應(yīng)用。
題型：問答題
如何權(quán)衡起振時(shí)間和波形幅度失真的矛盾？
題型：問答題
請(qǐng)論述編碼器（Encoder）的工作原理及應(yīng)用。
題型：問答題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的輸出電壓范圍？
題型：問答題
VHDL可以用于描述以下哪些元素？（）
題型：單項(xiàng)選擇題