A.設(shè)計(jì)實(shí)體
B.程序庫
C.結(jié)構(gòu)體
D.程序包
您可能感興趣的試卷
你可能感興趣的試題
A.用戶自己設(shè)計(jì)的工程項(xiàng)目
B.公共程序
C.共享數(shù)據(jù)
D.圖形、文件
A.文件名和實(shí)體可以不同名
B.文件名和實(shí)體名無關(guān)
C.文件名和實(shí)體名要相同
D.不確定
A.file→set project to current file
B.Assignments→Assignments Editor
C.a(chǎn)ssign→pin/location chip
D.file→create default symbol
A.信號代表物理設(shè)計(jì)中的某一條硬件連接線
B.信號的端口模式不必定義,它的數(shù)據(jù)既可以流進(jìn),也可以流出
C.在同一進(jìn)程中,對一個(gè)信號多次賦值,其結(jié)果只有第一次賦值起作用
D.在進(jìn)程和子程序中不但能使用信號,而且能說明信號
A、按順序完成
B、比變量更快完成
C、在進(jìn)程的最后完成
D、都不對
最新試題
請論述多路選擇器(Multiplexer)的工作原理及應(yīng)用。
將串口通信波特率分別改為4800、19200,程序如何修改?
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的()。
階梯波電路中比較器電路的作用如何?
請簡要論述時(shí)序邏輯電路的工作原理及其在數(shù)字系統(tǒng)中的應(yīng)用。
VHDL中的選擇(Case)語句用于根據(jù)輸入信號的值執(zhí)行不同的操作,類似于編程語言中的if語句。
當(dāng)電路中電源噪聲較大時(shí),可以采取什么措施減小電源噪聲對音頻放大器的影響?
簡要描述Verilog HDL的基本結(jié)構(gòu),并解釋每個(gè)結(jié)構(gòu)的作用。
Quartus Ⅱ提供了哪種類型的仿真工具?()
在Cadence/OrCAD PSpice中,用于表示電阻器的元件是()。