存儲(chǔ)器的
是用于：（）
A.系統(tǒng)中的其它芯片讀存儲(chǔ)器
B.存儲(chǔ)器讀系統(tǒng)中的其它芯片
C.系統(tǒng)中的其它芯片寫(xiě)存儲(chǔ)器
D.存儲(chǔ)器寫(xiě)系統(tǒng)中的其它芯片
您可能感興趣的試卷
你可能感興趣的試題
存儲(chǔ)器的
有效是用于：（）
A.系統(tǒng)中的其它芯片選中存儲(chǔ)器
B.存儲(chǔ)器選中系統(tǒng)中的其它芯片
C.存儲(chǔ)器向外界表明其工作狀態(tài)
D.禁止存儲(chǔ)器工作
A.256×8
B.1K×8
C.2K×8
D.4K×8
A.4片
B.8片
C.16片
D.32片
A.靜態(tài)RAM和動(dòng)態(tài)RAM
B.動(dòng)態(tài)RAM和EPROM
C.EPROM和FLASH
D.FLASH和靜態(tài)RAM
A.靜態(tài)RAM
B.動(dòng)態(tài)RAM
C.EPROM
D.FLASH
最新試題
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí)，BHE#=1，A0=0。（）
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫(xiě)8個(gè)芯片。（）
在IN和OUT指令中，當(dāng)端口號(hào)大于FFH（255）時(shí)，必須通過(guò)（）間接給出。
I2C總線的通信速率僅由主機(jī)確定。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有（）個(gè)。
SPI總線的4個(gè)信號(hào)是（）、（）、（）和/CS或/SS。
要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。