A.匯編語言程序
B.機(jī)器語言程序
C.高級(jí)語言程序
D.數(shù)據(jù)庫語言程序
您可能感興趣的試卷
你可能感興趣的試題
A.OF
B.IF
C.AF
D.PF
A.寄存器相對(duì)尋址
B.直接尋址
C.相對(duì)基址變址尋址
D.寄存器間接尋址
A.寄存器相對(duì)尋址
B.直接尋址
C.相對(duì)基址變址尋址
D.間接尋址
A.寄存器相對(duì)尋址
B.直接尋址
C.相對(duì)基址變址尋址
D.間接尋址
最新試題
在查詢式輸出接口典型電路中,數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。()
指令LEA BX,TABLE等價(jià)于指令MOV BX,OFFSET TABLE。()
容量為8K×8bit的存儲(chǔ)器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。
I2C總線的兩條信號(hào)線的名稱是()和()。
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
在I2C總線中,應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
要組成32M×8bit的存儲(chǔ)器,需要1M×4bit的存儲(chǔ)芯片共()片。
在一個(gè)較短的時(shí)間間隔內(nèi),CPU訪問存儲(chǔ)器時(shí),無論是存取指令還是存取數(shù)據(jù),所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中,而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的()性。
I2C總線的多主機(jī)仲裁是依靠兩條信號(hào)線的開漏輸出與上位電阻形成的()實(shí)現(xiàn)的。
通過條件轉(zhuǎn)移指令JXX可以實(shí)現(xiàn)分支結(jié)構(gòu)程序的編寫。()