A.always@(posedge clk)case (state )0:next_state<=1;1:next_state<=x
B.always@(posedge clk)case (state )0:if(a==0)next_state<=1;else next_state<=x;1:next_state<=x
C.always@(posedge clk)case (state )0:if(state==0)next_state<=1;else next_state<=x;1:next_state<=x
D.以上都不對(duì)
您可能感興趣的試卷
你可能感興趣的試題
A.parameter [2:0]s0=0,s1=1,s2=2,s3=3,s4=4;reg [2:0]current_state,next_state
B.parameter [1:0]s0=0,s1=1,s2=2,s3=3,s4=4;reg [1:0]current_state,next_state
C.TYPE FSM_ST IS (s0,s1,s2,s3,s4);SIGNAL current_state,next_state:FSM_ST
D.typedef enum {s0,s1,s2,s3,s4}type_user;type_user current_state,next_state
A.0000—0001—0010—0011
B.0001—0010—0100—1000
C.0000—1000—1100—1110
D.以上答案都正確
A.LPM_ROM
B.雙端口RAM
C.計(jì)數(shù)器
D.譯碼器
根據(jù)以下仿真波形的結(jié)果,判斷電路的邏輯功能可能為()。
A.加法計(jì)數(shù)器
B.減法計(jì)數(shù)器
C.移位寄存器
D.四分頻器
A.$display
B.$write
C.$strobe
D.$monitor
最新試題
簡(jiǎn)述Vivado設(shè)計(jì)流程。
請(qǐng)論述多路選擇器(Multiplexer)的工作原理及應(yīng)用。
當(dāng)電路中電源噪聲較大時(shí),可以采取什么措施減小電源噪聲對(duì)音頻放大器的影響?
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期?
VHDL中的選擇(Case)語(yǔ)句用于根據(jù)輸入信號(hào)的值執(zhí)行不同的操作,類(lèi)似于編程語(yǔ)言中的if語(yǔ)句。
若階梯波電路輸出正階梯,如何改進(jìn)設(shè)計(jì)?
VHDL是一種硬件描述語(yǔ)言,用于描述數(shù)字電路的結(jié)構(gòu)和行為。
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時(shí),可以采取什么方式減小自激振蕩?
VHDL可以用于描述以下哪些元素?()
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的階梯個(gè)數(shù)?