單項(xiàng)選擇題output signed [7:0]y;input signed [7:0]a;assign y=(a>>>2);若a=10101011,則輸出y等于()。
A.00101010
B.10101100
C.11101010
D.10101111
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題Y< =a;是()。
A.連續(xù)賦值語(yǔ)句
B.阻塞式賦值
C.非阻塞式賦值
D.條件語(yǔ)句
2.單項(xiàng)選擇題任一可綜合的最基本的模塊都必須以什么關(guān)鍵詞為開(kāi)頭?()
A.assign
B.always
C.module
D.endmodule
3.多項(xiàng)選擇題在JTAG邊界掃描測(cè)試,以下關(guān)于邊界掃描I/O引腳功能的描述正確的是()。
A.TDI測(cè)試數(shù)據(jù)輸入
B.TDO測(cè)試數(shù)據(jù)輸出
C.TEN測(cè)試使能
D.TCK測(cè)試時(shí)鐘輸入
4.多項(xiàng)選擇題以下可編程器件原理基于與或陣列的有()。
A.PLA
B.FPGA
C.PROM
D.GAL
5.多項(xiàng)選擇題從結(jié)構(gòu)上看,PLD器件能夠分為以下幾類結(jié)構(gòu):()。
A.基于查找表結(jié)構(gòu)
B.基于與陣列可編程
C.基于或陣列可編程
D.基于乘積項(xiàng)邏輯可編程
最新試題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的階梯個(gè)數(shù)?
題型:?jiǎn)柎痤}
簡(jiǎn)要描述Verilog HDL的基本結(jié)構(gòu),并解釋每個(gè)結(jié)構(gòu)的作用。
題型:?jiǎn)柎痤}
Vivado提供了哪種類型的仿真工具?()
題型:?jiǎn)雾?xiàng)選擇題
PSpice中的仿真類型可以包括()。
題型:?jiǎn)雾?xiàng)選擇題
VHDL中的選擇(Case)語(yǔ)句用于根據(jù)輸入信號(hào)的值執(zhí)行不同的操作,類似于編程語(yǔ)言中的if語(yǔ)句。
題型:判斷題
簡(jiǎn)述Vivado設(shè)計(jì)流程。
題型:?jiǎn)柎痤}
請(qǐng)論述多路選擇器(Multiplexer)的工作原理及應(yīng)用。
題型:?jiǎn)柎痤}
請(qǐng)論述編碼器(Encoder)的工作原理及應(yīng)用。
題型:?jiǎn)柎痤}
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時(shí),可以采取什么方式減小自激振蕩?
題型:?jiǎn)柎痤}
Vivado中,設(shè)計(jì)電路的輸入可以使用以下哪種方式?()
題型:多項(xiàng)選擇題