A.DX
B.BX
C.AX
D.CX
您可能感興趣的試卷
你可能感興趣的試題
A.影響TF標(biāo)志位
B.影響DF標(biāo)志位
C.影響IF標(biāo)志位
D.不影響
A.IF
B.DF
C.TF
D.CF
A.IF
B.DF
C.TF
D.CF
A.9
B.15
C.16
D.64
A.數(shù)據(jù)段
B.堆棧段
C.代碼段
D.附加段
最新試題
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）
SPI總線的4個(gè)信號(hào)是（）、（）、（）和/CS或/SS。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲(chǔ)器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫8個(gè)芯片。（）
增計(jì)數(shù)模式的計(jì)數(shù)過程是（）。
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
在IN和OUT指令中，當(dāng)端口號(hào)大于FFH（255）時(shí)，必須通過（）間接給出。
8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）