A.(SS)×10H+SP
B.(CS)×10H+I(xiàn)P
C.(DS)×10H+偏移地址
D.(ES)×10H+偏移地址
您可能感興趣的試卷
你可能感興趣的試題
A.SP
B.BP
C.BX
D.SS
A.寄存器間接尋址
B.變址尋址
C.相對尋址
D.基址變址尋址
A.16d×(DS)+(BX)+(DI)
B.16d×(SS)+(BX)+(DI)
C.16d×(CS)+(BX)+(DI)
D.16d×(ES)+(BX)+(DI)
A.5555H
B.0055H
C.5500H
D.0000H
A.NEG AX
B.XOR AX,0FFFFH
C.TEST AX,AX
D.CMP AX,AX
最新試題
容量為8K×8bit的存儲(chǔ)器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。
某存儲(chǔ)器系統(tǒng)要求采用3:8譯碼器對A19~A15進(jìn)行全譯碼,需要()片。
在一個(gè)較短的時(shí)間間隔內(nèi),CPU訪問存儲(chǔ)器時(shí),無論是存取指令還是存取數(shù)據(jù),所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中,而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的()性。
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí),BHE#=1,A0=0。()
通過條件轉(zhuǎn)移指令JXX可以實(shí)現(xiàn)分支結(jié)構(gòu)程序的編寫。()
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。()
I2C總線的通信速率僅由主機(jī)確定。
I2C總線的兩條信號(hào)線的名稱是()和()。
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有()個(gè)。
下列選項(xiàng)中不屬于使用中斷的優(yōu)勢的選項(xiàng)是()。