單項(xiàng)選擇題組合邏輯電路消除競爭冒險(xiǎn)的方法有()
A.修改邏輯設(shè)計(jì)
B.在輸出端接入濾波電容
C.后級(jí)加緩沖電路
D.屏蔽輸入信號(hào)的尖峰干擾
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題八路數(shù)據(jù)分配器,其地址輸入端有 () 個(gè)。
A.1
B.2
C.3
D.4
E.8
2.單項(xiàng)選擇題在下列邏輯電路中,不是組合邏輯電路的有()
A.譯碼器
B.編碼器
C.全加器
D.寄存器
3.單項(xiàng)選擇題一個(gè)8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有()個(gè)。
A.1
B.2
C.3
D.4
E.8
4.單項(xiàng)選擇題四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏 輯表達(dá)式為Y= () 。
A.A1A0X0+A1A0X1+A1A0X2+A1A0X3
B.A1A0X0
C.A1A0X1
D.A1A0X3
5.單項(xiàng)選擇題函數(shù)F=A'C'+AB+B'C',當(dāng)變量的取值為()時(shí),將不出現(xiàn)冒險(xiǎn)現(xiàn)象。
A.B=C=1
B.B=C=0
C.A=1,C=0
D.A=0,B=0
最新試題
CD4060集成電路的14引腳上,我們可以測量獲得一個(gè)()波形信號(hào)
題型:單項(xiàng)選擇題
固定電容的安裝工藝要:()
題型:單項(xiàng)選擇題
在測量過程中,如果發(fā)現(xiàn)電路有短路現(xiàn)象應(yīng)該()
題型:單項(xiàng)選擇題
下列哪一個(gè)是測量數(shù)字鐘電路時(shí)不需要使用的設(shè)備()
題型:單項(xiàng)選擇題
CD4081 邏輯功能是()
題型:單項(xiàng)選擇題
CD4518是二-十進(jìn)制同步加計(jì)數(shù)器集成電路,內(nèi)含()個(gè)單元的加計(jì)數(shù)器。
題型:單項(xiàng)選擇題
CD4511譯碼器為允許譯碼輸出時(shí),其LE 的狀態(tài)為()
題型:單項(xiàng)選擇題
CD4071邏輯表達(dá)式是()
題型:單項(xiàng)選擇題
或門邏輯功能是()
題型:單項(xiàng)選擇題
CD4518在()為計(jì)數(shù)狀態(tài)
題型:單項(xiàng)選擇題