圖示74LS112中表示()
A.低電平時(shí)置1
B.低電平時(shí)置0
C.高電平時(shí)置1
D.高電平時(shí)置0
您可能感興趣的試卷
你可能感興趣的試題
A.該引腳為低電平時(shí),所有輸出端為高電平
B.該引腳為低電平時(shí),編碼器正常工作
C.該引腳為高電平時(shí),編碼器正常工作
D.該引腳為高電平時(shí),所有輸入端為高電平
A.調(diào)整管的放大倍數(shù)
B.比較放大器的放大倍數(shù)
C.取樣電路中的電位器
D.基準(zhǔn)電路的穩(wěn)壓值
A.開關(guān)管與負(fù)載
B.反饋網(wǎng)絡(luò)與負(fù)載
C.反饋網(wǎng)絡(luò)與取樣比較電路
D.取樣比較電路與負(fù)載
A.與非
B.與
C.非
D.或非
A.不用輸出變壓器
B.無交越失真
C.效率高
D.輸出功率大
最新試題
線性電阻兩端的電壓為U時(shí),電阻為R,當(dāng)電阻兩端的電壓升高到2U時(shí),電阻為()
戴維寧定理只適用于線性電路,對“線性電路”的理解正確的是()
在電路中一定為電源的是()
電容電路里,電流瞬時(shí)值滯后于電壓瞬時(shí)值90度電角度。()
判斷感應(yīng)電流產(chǎn)生的磁場方向應(yīng)采用()
當(dāng)穿過線圈的磁通發(fā)生變化時(shí),線圈兩端感應(yīng)電動(dòng)勢的大小與之成正比的是()
時(shí)序邏輯電路一般由組合邏輯電路和()電路組成,使之具有記憶功能。
CP上升沿到來時(shí),主觸發(fā)器控制門封鎖,在CP=0期間接收的內(nèi)容被存儲(chǔ)起來。同時(shí),從觸發(fā)器控制門被打開,主觸發(fā)器將其接收的內(nèi)容送入從觸發(fā)器,輸出端狀態(tài)隨之改變。()
容抗與正弦電流的頻率成反比,頻率越高,容抗越小,因此電容器對高頻電流阻礙作用較小。()
導(dǎo)體的長度和直徑都增大為原來的2倍,其阻值變?yōu)樵瓉淼模ǎ?/p>