A.讓CPU收回總線控制權(quán)
B.讓DMA控制器釋放總線控制
C.讓CPU檢查DMA操作正確性
D.讓DMA復(fù)位,準(zhǔn)備下一次DMA傳輸
您可能感興趣的試卷
你可能感興趣的試題
A.2500H
B.0010H
C.25100H
D.25010H
A.存儲(chǔ)器的讀出時(shí)間
B.存儲(chǔ)器的寫入時(shí)間
C.存儲(chǔ)器進(jìn)行連續(xù)讀和寫操作所允許的最短時(shí)間間隔
D.存儲(chǔ)器進(jìn)行連續(xù)寫操作所允許的最短時(shí)間間隔
A.隨機(jī)讀寫存儲(chǔ)器
B.可編程的只讀存儲(chǔ)器
C.只讀存儲(chǔ)器
D.可擦除的可編程只讀存儲(chǔ)器
A.通用寄存器
B.主存單元
C.堆棧
D.程序計(jì)數(shù)器
A.指令寄存器
B.指令譯碼器
C.程序計(jì)數(shù)器
D.程序狀態(tài)寄存器
最新試題
端口地址譯碼就是把來自地址總線上的地址代碼翻譯成所需要范圍的端口選擇信號(hào)。
為了不使中斷服務(wù)程序的運(yùn)行影響主程序的狀態(tài),必須把斷點(diǎn)處有關(guān)寄存器的內(nèi)容以及標(biāo)志寄存器的狀態(tài)壓入()保護(hù)。
全譯碼的優(yōu)點(diǎn)是每個(gè)芯片的地址范圍是唯一確定,而且各片之間是連續(xù)的,譯碼電路比較簡(jiǎn)單。
CPU和輸入輸出設(shè)備之間的狀態(tài)信號(hào)是為了保證數(shù)據(jù)傳輸?shù)恼_性。
菊花鏈優(yōu)先級(jí)排隊(duì)電路是一種優(yōu)先級(jí)管理的簡(jiǎn)單硬件方案。
8086CPU段基址來源于CS、DS、SS、ES、IP。
中斷請(qǐng)求信號(hào)有邊沿請(qǐng)求和電平請(qǐng)求兩種。
對(duì)于嵌入式或用戶自己做的應(yīng)用系統(tǒng),可根據(jù)實(shí)際需要來設(shè)計(jì)存儲(chǔ)器的容量。
8086指令系統(tǒng)算術(shù)運(yùn)算指令一共有()條。
()主要用于將二進(jìn)制數(shù)的某些位求反。