問答題有四路數(shù)據(jù)輸入,每路數(shù)據(jù)為4位二進(jìn)制數(shù),根據(jù)不同的控制信號(hào),輸出相應(yīng)的輸入數(shù)據(jù)。同時(shí)由共陰極七段數(shù)碼管顯示輸出數(shù)據(jù)的路號(hào)。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
簡要描述Verilog HDL的基本結(jié)構(gòu),并解釋每個(gè)結(jié)構(gòu)的作用。
題型:問答題
Vivado軟件提供哪些功能?()
題型:多項(xiàng)選擇題
如何權(quán)衡起振時(shí)間和波形幅度失真的矛盾?
題型:問答題
VHDL可以用于描述以下哪些元素?()
題型:單項(xiàng)選擇題
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時(shí),可以采取什么方式減小自激振蕩?
題型:問答題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期?
題型:問答題
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的()。
題型:單項(xiàng)選擇題
VHDL中的選擇(Case)語句用于根據(jù)輸入信號(hào)的值執(zhí)行不同的操作,類似于編程語言中的if語句。
題型:判斷題
提高溫度計(jì)檢測(cè)精度有哪些改進(jìn)措施?
題型:問答題
Vivado提供了哪種類型的仿真工具?()
題型:單項(xiàng)選擇題