單項選擇題“a=4’ b11001,b=4’ bx110”選出正確的運算結(jié)果()
A.a&b=0
B.a&&b=1
C.b&a=x
D.b&&a=x
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題
在code模塊中參數(shù)定義如下,請問top模塊中d1模塊delay1、delay2的值是()
A.(1,1)
B.(5,5)
C.(5,1)
D.(1,5)
2.單項選擇題reg[7:0] mema[255:0]正確的賦值是()
A.mema[5]=3’d0
B.8’d0
C.1’b1
D.mema[5][3:0]=4’d1
3.單項選擇題現(xiàn)網(wǎng)中的值被解釋為無符號數(shù)。在連續(xù)賦值語句中,assign addr[3:0]=-3;addr被賦予的值是()
A.4’b1101
B.4’b0011
C.4’bxx11
D.4’bzz11
4.單項選擇題如果線網(wǎng)類型變量說明后未賦值,起缺省值是()
A.x
B.1
C.0
D.z
5.單項選擇題下列標示符哪些是合法的()
A.$time
B._date
C.8sum
D.mux#
最新試題
Quartus Ⅱ軟件提供哪些功能?()
題型:多項選擇題
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的()。
題型:單項選擇題
若階梯波電路輸出正階梯,如何改進設(shè)計?
題型:問答題
VHDL中的選擇(Case)語句用于根據(jù)輸入信號的值執(zhí)行不同的操作,類似于編程語言中的if語句。
題型:判斷題
請論述多路選擇器(Multiplexer)的工作原理及應(yīng)用。
題型:問答題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期?
題型:問答題
簡要描述Verilog HDL的基本結(jié)構(gòu),并解釋每個結(jié)構(gòu)的作用。
題型:問答題
Verilog HDL可以用于描述以下哪些元素?()
題型:單項選擇題
恒流源式差分放大電路中的恒流源在電路中起什么作用?
題型:問答題
請論述譯碼器(Decoder)的工作原理及應(yīng)用
題型:問答題