問(wèn)答題設(shè)計(jì)一個(gè)組合電路,輸入為A、B、C,輸出為Y。當(dāng)C=0時(shí),實(shí)現(xiàn)Y=AB;當(dāng)C=1時(shí),實(shí)現(xiàn)Y=A+B。要求:完全用與非門實(shí)現(xiàn)該邏輯關(guān)系。

您可能感興趣的試卷