寫(xiě)指令：
假定AX和BX內(nèi)容為帶符號(hào)數(shù)，CX和DX中內(nèi)容為無(wú)符號(hào)數(shù)。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問(wèn)存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問(wèn)的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問(wèn)甚少的現(xiàn)象就稱(chēng)為程序訪問(wèn)的（）性。
在I2C總線中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
STM32的SPI接口最多有（）個(gè)，數(shù)據(jù)幀最多可以有（）位。
I2C總線的通信速率僅由主機(jī)確定。
STM32的I2C接口最多有（）個(gè)，在快速模式下，最高通訊速度可達(dá)（）。
下列選項(xiàng)中不屬于使用中斷的優(yōu)勢(shì)的選項(xiàng)是（）。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫(xiě)8個(gè)芯片。（）
在查詢(xún)式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）