?FPGA實現(xiàn)DDS架構(gòu)的設(shè)計如圖所示,包括分頻器、地址發(fā)生器及波形存儲器,分頻系數(shù)divider[15..0]、步長freq[1..0],改變哪個參數(shù)可以改變輸出信號的頻率?()
A.freq[1..0]
B.clk
C.divider[15..0]
D.rst
您可能感興趣的試卷
你可能感興趣的試題
A.地址
B.頻率
C.相位
D.存儲
圖示時序路徑,其數(shù)據(jù)建立需求時間為()。
A.捕獲沿+Tclk2-Tsu
B.捕獲沿+Tclk1+Tsu
C.捕獲沿+Tclk2+Tsu
D.捕獲沿+Tclk1-Tsu
A.1、4
B.4、4
C.1、1
D.4、1
圖中所示設(shè)計,若M1,M2和A1的延遲時間均為Tpd、每級寄存器R1-R9的觸發(fā)時間均為Tco,則其首次延遲和吞吐延遲分別為()。
A.3×(Tpd+Tco)、Tpd+Tco
B.3×(Tpd+Tco)、3×(Tpd+Tco)
C.Tpd+Tco、3×(Tpd+Tco)
D.Tpd+Tco、Tpd+Tco
?圖中所示設(shè)計,若M1,M2和A1的延遲時間均為Tpd,則其首次延遲和吞吐延遲分別為()。
A.Tpd、Tpd
B.3Tpd、Tpd
C.Tpd、3Tpd
D.3Tpd、3Tpd
最新試題
恒流源式差分放大電路中的恒流源在電路中起什么作用?
Vivado提供了哪種類型的仿真工具?()
請論述多路選擇器(Multiplexer)的工作原理及應(yīng)用。
當(dāng)電路中電源噪聲較大時,可以采取什么措施減小電源噪聲對音頻放大器的影響?
VHDL中的過程(Process)是用于描述數(shù)字電路的行為和邏輯的部分,類似于編程語言中的過程或函數(shù)。
請簡要論述時序邏輯電路的工作原理及其在數(shù)字系統(tǒng)中的應(yīng)用。
若階梯波電路輸出正階梯,如何改進設(shè)計?
將串口通信波特率分別改為4800、19200,程序如何修改?
比較直接測頻法、測周期法和等精度法等三種不同的測頻方法。
Quartus Ⅱ軟件提供哪些功能?()