分析下列時(shí)序邏輯電路的功能。（要求：寫出電路的輸出方程和狀態(tài)方程，列出電路的狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖，并指出電路的邏輯功能）
您可能感興趣的試卷
你可能感興趣的試題
分析下列時(shí)序邏輯電路的功能。（要求：寫出電路的輸出方程和狀態(tài)方程，列出電路的狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖，并指出電路的邏輯功能）
分析下列時(shí)序邏輯電路的功能。（要求：寫出電路的輸出方程和狀態(tài)方程，列出電路的狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖，并指出電路的邏輯功能）
畫D觸發(fā)器的輸出端Q1和Q2端的波形。
D觸發(fā)器邏輯符號(hào)及時(shí)鐘信號(hào)CP（/CP）和D的波形圖如下圖所示。分別畫出Q0和Q1端波形。設(shè)觸發(fā)器的初始狀態(tài)為00。
最新試題
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。
?如圖電路，描述正確的是（）。
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
?數(shù)字設(shè)計(jì)的層次主要有（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
邏輯函之間滿足（）關(guān)系。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
輸出端不能直接線與的門電路有（）。