填空題在設計門級組合電路時,一般需要根據(jù)設計要求列出(),再寫出邏輯函數(shù)式。
您可能感興趣的試卷
你可能感興趣的試題
3.單項選擇題下列操作步驟中,不屬于時序仿真的為()
A.設置仿真時間區(qū)域
B.導入欲觀察的信號節(jié)點
C.編輯激勵信號
D.設置SignalTap II的參數(shù)
4.單項選擇題下列模塊中不輸入LPM宏單元的是()
A.LPM_ROM
B.LPM_RAM
C.LPM_FIFO
D.FIR
5.單項選擇題下列操作步驟中,不屬于SignalTapII的為()
A.調(diào)入待測信號
B.設置SignalTap II的參數(shù)
C.編譯下載
D.輸入SignalTap II的采樣數(shù)值
最新試題
Verilog HDL可以用于描述以下哪些元素?()
題型:單項選擇題
在Cadence/OrCAD PSpice中,用于表示電阻器的元件是()。
題型:單項選擇題
請簡要論述時序邏輯電路的工作原理及其在數(shù)字系統(tǒng)中的應用。
題型:問答題
Vivado中,設計電路的輸入可以使用以下哪種方式?()
題型:多項選擇題
提高溫度計檢測精度有哪些改進措施?
題型:問答題
如何解決功率放大器中功放芯片的散熱問題?
題型:問答題
在VHDL中,實體(Entity)用于描述什么?()
題型:單項選擇題
如何權衡起振時間和波形幅度失真的矛盾?
題型:問答題
恒流源式差分放大電路中的恒流源在電路中起什么作用?
題型:問答題
請論述編碼器(Encoder)的工作原理及應用。
題型:問答題