單項(xiàng)選擇題以下不是生成語(yǔ)句（GENERATE）組成部分的為（）
A.生成方式
B.說(shuō)明部分
C.并行語(yǔ)句
D.報(bào)告語(yǔ)句（REPORT）
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題除了塊語(yǔ)句（BLOCK）之外，下列語(yǔ)句同樣也可以將結(jié)構(gòu)體的并行描述分成多個(gè)層次的是（）
A.元件例化語(yǔ)句（COMPONENT）
B.生成語(yǔ)句（GENERATE）
C.報(bào)告語(yǔ)句（REPORT）
D.空操作語(yǔ)句（NULL）
最新試題
在Cadence/OrCAD PSpice中，用于表示電阻器的元件是（）。
題型：?jiǎn)雾?xiàng)選擇題
VHDL可以用于描述以下哪些元素？（）
題型：?jiǎn)雾?xiàng)選擇題
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時(shí)，可以采取什么方式減小自激振蕩？
題型：?jiǎn)柎痤}
分析放大器的上下限頻率和電路中的哪些參數(shù)有關(guān)?
題型：?jiǎn)柎痤}
設(shè)計(jì)一個(gè)放大電路應(yīng)注意哪些原則？
題型：?jiǎn)柎痤}
VHDL是一種硬件描述語(yǔ)言，用于描述數(shù)字電路的結(jié)構(gòu)和行為。
題型：判斷題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的階梯個(gè)數(shù)？
題型：?jiǎn)柎痤}
Vivado提供了哪種類型的仿真工具？（）
題型：?jiǎn)雾?xiàng)選擇題
VHDL中的選擇（Case）語(yǔ)句用于根據(jù)輸入信號(hào)的值執(zhí)行不同的操作，類似于編程語(yǔ)言中的if語(yǔ)句。
題型：判斷題
簡(jiǎn)要描述Verilog HDL的基本結(jié)構(gòu)，并解釋每個(gè)結(jié)構(gòu)的作用。
題型：?jiǎn)柎痤}