填空題VHDL語言的庫可以分為（）、（）、（）

您可能感興趣的試卷

你可能感興趣的試題

1.單項(xiàng)選擇題下列過程不屬于仿真周期的是（）

A.敏感條件成立或等待條件成立
B.更新進(jìn)程中的信號值
C.退出被激活的進(jìn)程
D.執(zhí)行每一個(gè)被激活的進(jìn)程，直到被再次掛起

2.單項(xiàng)選擇題下列屬性描述中不屬于信號屬性的是（）

A.帶DELAYED（time）屬性的信號
B.帶STABLE（time）屬性的信號SIGNAL
C.帶QUIET （time）屬性的信號SIGNAL
D.帶TRANSITION屬性的信號SIGNAL

3.單項(xiàng)選擇題下列屬性描述中不屬于函數(shù)信號屬性的是（）

A.Signal_name’EVENT
B.Signal_name’ACTIVE
C.Signal_name’FIRST_EVENT
D.Signal_name’LAST_ACTIVE

4.單項(xiàng)選擇題下列屬性描述中不屬于函數(shù)數(shù)組屬性的是（）

A.Array_name’LEFT（n）
B.Array_name’High（n）
C.Array_name’Middle（n）
D.Array_name’Low（n）

5.單項(xiàng)選擇題下列屬性描述中不屬于數(shù)值類型屬性的是（）

A.Type_name’High
B.Type_name’Low
C.Type_name’Middle
D.Type_name’Left