填空題VHDL的結(jié)構(gòu)體用來描述設(shè)計(jì)實(shí)體的（）或（），它由VHDL語句構(gòu)成，是外界看不到的部分。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
請簡要論述時(shí)序邏輯電路的工作原理及其在數(shù)字系統(tǒng)中的應(yīng)用。
題型：問答題
在Cadence/OrCAD PSpice中，用于表示電阻器的元件是（）。
題型：單項(xiàng)選擇題
當(dāng)電路中電源噪聲較大時(shí)，可以采取什么措施減小電源噪聲對音頻放大器的影響？
題型：問答題
Vivado提供了哪種類型的仿真工具？（）
題型：單項(xiàng)選擇題
簡述Vivado設(shè)計(jì)流程。
題型：問答題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的階梯個(gè)數(shù)？
題型：問答題
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的（）。
題型：單項(xiàng)選擇題
若階梯波電路輸出正階梯，如何改進(jìn)設(shè)計(jì)？
題型：問答題
Quartus Ⅱ是一款用于什么類型的設(shè)計(jì)軟件？（）
題型：單項(xiàng)選擇題
提高溫度計(jì)檢測精度有哪些改進(jìn)措施？
題型：問答題